集成电路_ 「科普」集成电路产业中版图设计的重要角色

随着5G通信技术日益成熟的物联网( internet-of-things，IoT )技术的应用，人们对与5G/IoT相关的集成电路芯片设计更加关注。 例如，数字电路的逻辑单元和内存设计有何不同？ 5G相关射频IP芯片的设计是什么？ 如何降低IoT系统芯片的能耗？ 如何实现IP单元和信号接口单元的布局设计？ 同时，云大数据的流实时处理( real-timeanalysisprocessing )对推进高性能计算机芯片开发的终端的存储综合运算( in-memory computing，IMC )对下一代存储器单元设计要求更新 无论云和终端芯片设计如何，当前和未来都必须具有人工智能的机器学习功能。 云芯片更多地解决和提高深度学习中的“训练”能力，终端芯片更多地解决和提高深度学习中的“推论”能力。

5G/IoT专用集成电路的市场需求，云终端智能芯片的发展要求，从体系结构到系统，包括电路设计和物理设计和布局设计项目，已经摆在芯片设计团队前面。 这些设计包括集成电路的标准设计、半定制设计和全定制设计。 通常，芯片制造商只提供通用的单元库，IoT需要更多的半定制，5G需要完全定制的布局。

1 .集成电路布局设计方法

集成电路的设计方法面广，内容复杂，其中布局设计是集成电路物理实现的基础技术。 布局设计质量的好坏直接影响集成电路的功耗、性能和面积。 系统芯片( system-on-chip，SoC )设计包括接口单元( input/output，I/O )、标准逻辑单元( standard cell )、模拟和混合信号( analog mixed-signal，AMS )模块、memory 所有这些模块的物理实现，基本布局是必不可少的。

在工程实践中，在定义系统芯片的参数之后，通常将最常见的数字集成电路中的标准逻辑单元的布局设计过程简化为电路设计、布局设计、特征化三个步骤，而图1简化的布局 实际上，布局类型分为:1)标准布局；2 )半定制布局；3 )全定制布局。

图1集成电路布局设计的简化流程图

2 .集成电路中的标准布局设计

标准布局设计通常用于数字集成电路的标准单元库、输入输出单元库等。 存储器的布局是半定制布局，其存储器单元(例如RAM cell )的布局采用标准单元库的设计方法，其馀为不规则布局。 模拟和混合信号( analog mixed-signal，AMS )的布局设计和射频电路的布局设计是全定制的布局设计。

标准单元库包括(1)组合逻辑(组合)单元格，如变频器和变频器、选择器等。 (2)时序逻辑( sequential )单元，例如寄存器、锁存器、存储器等。

图2集成电路布局设计的全流程图

在图3的集成电路标准布局设计中，标准单元具有与相同的高度和不同的宽度

另一方面，在180nm以上的先进过程中，信号完整性( SIgnal integrity，si )分析成为不可或缺的步骤。 已知在CMOS电路的反转过程中，除信号的上升或下降时间( transition time，也称为slew rate )的速度之外，栅极的阈值还极其相关联。 当输出输入电压的斜率达到1时|tan(Vout/Vin)|=1(将该点称为统一增益、Unity Gain Point、UGP )，当相邻的并行信号线通过电容耦合而使“噪声”信号和“受害者”的时钟或数据信号重叠时，会破坏正常的数据信号传输

在布局设计中，被称为工艺设计套件( process design kit，PDK )和“工艺设计锦囊”，当然给布局设计带来了很大的便利。 但是，在许多工程设计中，人们还离不开许多基础设计步骤。 例如，参数化的标准单元(参数化的小区，p小区)可帮助设计者直接定义和直接调用CMOS晶体管的尺寸，并且在大于或等于28nm的处理条件下，必须考虑制造误差(例如光学邻近误差( OPC ) )的影响来修改布局设计

3 .集成电路中的半定制布局

在半定制布局中，例如，在6个晶体管的SRAM和1个晶体管的1个电容的DRAM中，需要独立地设计这些标准单元的高度和宽度尺寸，而与上节所述的标准逻辑单元无关，参照图4。 这样的设计需要考虑标准布局设计的通用性和当前模块设计中重用的单元的灵活性。 早期的英特尔CPU芯片设计采用许多半定制布局，该布局技术也用于高性能计算机芯片的CPU设计。 例如，如果将标准单元用于CPU的数据信道的数据部分，则标准单元通常会成为实现高性能的瓶颈，并且可以通过使用半定制的专业设计来改善芯片的整体性能。

在图4的半定制布局中所使用的RAM单元的高度和宽度不同

(从左到右:6T-SRAM单元电路及其布局、1T1C-DRAM单元电路及其布局)

另一个特殊的半定制布局被称为定制所有者工具( COT )模块，并且通常应用于专用集成电路( ASIC )。 闪存的基本单元( NAND和NOR单元)与上述的SRAM和DRAM的基本单元类似，采用半定制的布局。 已知NAND闪存广泛应用于新的固态存储器(固态驱动器，SSD )。 当前，数字电路的基本单元通常以数百兆赫( MHz )的频率操作。 DRAM的下一代产品，高级双数据速率同步动态内存(双数据速率同步动态内存，DDR SDRAM )系列(最新版本为DDR4)和lpddrr系列(最新版本为LPDDR5)数据速率

与标准时序单元相比，存储器的时序关系复杂。 通常，前者的主要“时钟( CLK_ )”与“数据( DATA_ )”信号之间的建立时间和保持时间后者还追加处理“地址( ADD_ )”、“控制器( CONTR_ )”、“读取( RE_ )”、“写入( WR_ )”、“使能( EN_ )”等信号关系。

熟练掌握标准单元的布局设计后，适应半定制的布局设计，举倒三角，可以通过CDD方法很好地处理设计规则，满足过程制造的要求。 一般来说，数字电路的标准单元或其他电路设计由前端技术人员进行的布局由后端工程师进行。 在模拟和混合信号模块或芯片设计中，电路设计和布局设计成为一体，可以实现更好的性能要求。

4 .集成电路中的全定制布局

模拟和混合的信号芯片设计通常采用完全定制的布局设计方法来实现；特别是高频电路的芯片设计，基本上必须用完全定制的布局来实现。 它可以有效地实现电路的设计目标，如与信号耦合匹配、实现有源区和无源区的器件、控制和优化高频参数电感和自感参数等。

模拟和混合信号芯片的设计包括常见的模拟前端( analog front-end，AFE )、模拟-数字转换器( analog-digital converter，ADC )、数字-模拟转换器( digital-analler )

5G通信称为“5G新无线电”，使用6 GHz以下的频率和毫米波段。 数据速率为10~20Gbps

图5g nr频率和5 g的NR毫米波频率范围

无线通信技术包括蜂窝( ZigBee，IEEE 802.15.4 )、无线( WiFi，2.4GHz/5GHz，IEEE 802.11 )、蓝牙(最新版本蓝牙5.0，2.4-2.483.5 GHz ) 和蓝牙低能耗(蓝牙能源、蓝牙、SIG/IEEE 802.15.1 )和全局互操作微波接入( WiMax、3.5~5.8GHz、IEEE 802.16d； 2.3、2.5、3.5ghz、IEEE 802.16e )等5个标准。 与这些通信技术相关联的射频芯片设计方案包括IoT中常用的接口，诸如串行并行接口( SPI )模块、射频功率放大器( RF PA )、低噪声放大器( LNA )、压控振荡器( voltage )

射频射频模块或独立的射频芯片从电路设计到布局设计，都是完全定制的设计方案。 设计者根据标准布局和半定制布局继续开发专用芯片收音机产品。 图6是一个射频公司独自设计的5GHz通信产品的全部定制布局实例，即，布局是全手工设计的，芯片制造商采用180nm射频过程，其数据率达到5Gbps。

图6某射频公司5Gbps通信产品的全定制(手工)布局设计实例

蓝牙芯片产品开发比较困难，射频性能和功耗是蓝牙芯片的重要指标，数据传输速率、信号延迟和稳定性等都是芯片开发和研究的挑战。 包括使用40 nm CMOS蓝牙芯片的亚阈值建模和电路仿真、布局后仿真和优化等。 当前许多射频应用芯片已经被开发成为低于40nm的先进过程，从而使得设计者需要与设备建模(例如BSIM6仿真模型)兼容完全定制的布局设计。

熟练掌握了标准单元的布局设计和半定制布局设计后，可完全应用定制布局设计，通过CDD方法辅助，模拟混合信号和射频设计规则的特殊要求，例如电感和互感对布局的影响以及其过程制造

在单网络和5G网络通信中，从专用系统芯片SoC除了发送/接收单元(传输接收器、TRX和TX/RX )设计芯片之外不能分离，其中高性能和高速核心IP通常决定SoC的性能和速度。 典型的高性能和高速核心IP包括PCIe、10千兆位以太网( 10gbe )、RapidIO、SerDes和USB。 表1显示了一些物联网和5G时代常用的高性能和高速IP的信号速度和数据速率。

第一代PCIe总线技术最早是在2003年提出的，它来自英特尔的第三代输入/输出3GIO技术。 2017年PCIe第4代提出，2019年PCIe第5代被开发。 英伟们重视机器学习中数据处理GPU芯片的开发，目前采用PCIe第2代产品，已实现16Gbps的数据速率。

高速IP接口千兆位以太网10GbE (IEEE 820.3ae-2002 )采用全双工协议以处理以太网的高数据率数据，诸如要求高带宽的企业服务器和数据中心 表1显示了两种类型的接口参数: 10g be (连接MAC层和PHY层)，即四信道XAUI模式和单信道XFI/KR模式。

RapidIO作为与处理器之间的信号连接，多用于数据中心和高性能计算机嵌入式芯片设计，也用于异构系统( heterogeneoussystemarchitecture，HSA )芯片，采用人工智能芯片的CPU、DSP、GPU等

表1物质网络与5G一般IP模块的信号速度和数据速率的比较

根据上面的表可以看出，在使用高速IP的情况下，关联的IP设计必须满足3 GHz到3~10GHz信号频率的要求，其中对应的数据率从10 g bps到40 g bps是芯片布局设计的必要条件

6 .现代和未来的5G/IoT应用对布局技术的影响

[1]王阳元总编，《集成电路产业全书》，2018年，北京:电子工业出版社( ISBN 978-7-121-34822-8 )。

[2] EDA在陈春章、集成电路设计方法中的作用，“微纳米创新”2018年夏季，总第08期，第34~39页。

[3]陈春章、王国雄、艾霞、《数字集成电路物理设计》，2008年，北京:科学出版社( ISBN 978-7-03-022031-8 )。

[4] ISSCC 2019，https://submission s.Mira ma.com/isscc 2019/pdf/isscc 2019高级程序. pdf

结束